



**Die neueste ESL-Technologie von CHIPVISION ermöglicht
die interaktive Entwicklung von RTL-Code für Low-Power-Chips**

*Bis zu 75 % Energieersparnis in kritischen Chipblöcken
und erhebliche Verringerung der Entwicklungskosten und Design-Risiken*

Oldenburg – 14. Mai 2007 – ChipVision Design Systems, der Low-Power-Spezialist im EDA-Bereich, hat eine neue und bereits patentierte Electronic System Level (ESL) – Technologie entwickelt, die es RTL-Entwicklern ermöglicht, ausgehend von einer System-Level-Beschreibung eines Chip Designs, interaktiv RTL (Register Transfer Level) –Code mit minimalem Energieverbrauch zu erzeugen. Dadurch ergeben sich verschiedene Implementierungsmöglichkeiten, die sich visuell darstellen und sofort und präzise umsetzen lassen. Mit dem Einsatz dieser neuen Technologie lassen sich bereits bei der Analyse des Energieverbrauchs auf Systemebene bis zu 75 % Energieeinsparung erzielen, was zu einer beachtlichen Produktivitätssteigerung führt. Somit sind Energieabschätzungen sehr viel schneller (bis zu 60x) möglich. Im Vergleich zu anderen Lower-Level-Methoden senken die frühzeitig erhaltenen Ergebnisse die Entwicklungskosten zudem erheblich. Chip Designer haben dadurch die Möglichkeit, verschiedene alternative Implementierungsvarianten bereits vor dem Hardware-Design - wenn der Einfluss auf Einsparungsmöglichkeiten noch am größten ist - zu evaluieren und die Power-optimierte Architektur auszuwählen. Dadurch verringert sich das Risiko, einen Chip zu entwickeln, der zuviel Strom verbraucht.

Die neue Technologie optimiert nicht nur den Stromverbrauch, sondern stellt auch sicher, dass die Entwicklungsvorgaben für die Zielfrequenz und Chipfläche eingehalten werden. Diese neue Technologie ist besonders interessant für Unternehmen, die Chips in den Bereichen Mobilkommunikation, Netzwerke, Consumer und Automotive entwickeln.

Ein auf dieser Technologie basierendes Produkt wird ChipVision erstmals auf der 44. Design Automation Conference in San Diego (4.-8.Juni 2007) auf dem Stand #6378 vorstellen. Ende 2007 ist das neue ESL-Tool dann auch im Markt verfügbar.

Synthese, Analyse und Bewertung in einem Tool

Die jüngste Technologie von ChipVision geht komplett neue Wege und akzeptiert synthetisierbares Subset von System C oder ANSI C. Aus der verwendeten Design-Technologie heraus wird automatisch die zum Einsatz kommende Power Library erzeugt. Nach dem Import des Quellcodes erfolgt die Erzeugung des Aktivitätsprofils zur Vor-Implementierung - der grundlegende Schritt für eine dynamische Stromverbrauchsanalyse. Während der anschließenden, durch die neue Technologie möglich gewordenen interaktiven Synthese kann der Anwender den Strom- und Flächenverbrauch sowie das Zeitverhalten optimieren. Das Ergebnis der Analyse ist eine optimale Architektur in Form eines synthetisierbaren Verilog-Codes. An der Stelle kann das RTL-Entwicklerteam bereits mit dem Ändern und Anpassen beginnen und den Code entsprechend den Anforderungen modifizieren.

Die neue Technologie von ChipVision schließt die Lücke zwischen Systemebene und RTL und liefert darüber hinaus die Vorgaben für die Logiksynthese und die physikalische Implementierung des Chips in den Industriestandards CPF (Common Power Format) und UPF (Unified Power Format). Prozess-, Temperatur- und Spannungsvariationen für Leckströme werden ebenfalls berücksichtigt, was unabdingbar für die modernen Halbleiter Technologien im Bereich von 65nm ist.

Designs für Anwendungen mit möglichst niedrigem Stromverbrauch (sog. Low-Power-Designs) zählen zu den entscheidenden Herausforderungen bei Mobil- und Funkanwendungen. Mit ESL-Lösungen bestehen bereits auf Architekturebene die besten Möglichkeiten, den Stromverbrauch zu optimieren, und nicht erst auf Gatterebene, wodurch viel größere Energieeinsparungspotenziale entstehen. Aufgrund der frühen Auswertung zahlreicher Architekturvarianten, die noch Änderungen zulassen, können Unternehmen bereits in einem frühen Stadium sicher gehen, die optimalen

Voraussetzungen für niedrigsten Stromverbrauch implementiert zu haben.

Thomas Blaesi, CEO von ChipVision, betont: “Von unseren Kunden wissen wir, dass die Optimierung des Stromverbrauchs zunehmend zu einem Schlüsselfaktor wird. Wenn man bereits in einem sehr frühen Stadium ein Design mit nachweislich optimiertem Stromverbrauch vorliegen hat, muss man nicht mehr auf die Ergebnisse des Chips im Silizium warten. Je höher die Abstraktionsebene - umso größer das Potenzial für Einsparungen und Risikominimierungen. Dank unserer neuen Technologie sind Evaluierungen mehrerer möglicher Architekturen jetzt viel effizienter durchführbar.”

Über ChipVision Design Systems

ChipVision Design Systems ist der führende Anbieter von Low Power EDA Software Werkzeugen und Dienstleistungen auf der Systemebene. Ihre patentierte Software ermöglicht Entwicklern von Halbleitern die Energieabschätzung und Optimierung von kritischen Blöcken bereits auf der Systemebene, und zwar noch vor der Entwicklung auf RTL-Ebene. Zu dem Zweck erzeugt die Software interaktiv RTL-Code, der speziell hinsichtlich Energieaufwand, Leistung und Fläche optimiert wurde. Energieabschätzung und Energieoptimierung auf der Systemebene führt zu signifikanten Energieeinsparungen in kürzerer Zeit. Die Lösungen von ChipVision basieren auf Industriestandards einschließlich SystemC™. Der Hauptsitz von ChipVision ist in Oldenburg, Deutschland. Weitere Niederlassungen befinden sich in München, Deutschland, und in San Jose, Kalifornien. Mehr Information über ChipVision, Produkte und Dienstleistungen sind unter www.chipvision.com zu finden.

ChipVision ist ein registriertes Markenzeichen von ChipVision Design System. Alle anderen erwähnten Markenzeichen sind Eigentum ihrer jeweiligen Besitzer.

Pressekontakte:

Dagmar Berendes / Doris Kucera
ThinkBold Corporate Communications
1 408 379-2344 / +49 89 44 900 475
dagmar@thinkbold.com / doris@thinkbold.com